

First Hit

L5: Entry 25 of 33 File: JPAB Dec 20, 1984

PUB-NO: JP359227098A

DOCUMENT-IDENTIFIER: JP 59227098 A TITLE: TLB PURGE RECOVERY SYSTEM

PUBN-DATE: December 20, 1984

INVENTOR-INFORMATION:

NAME COUNTRY

KURIYAMA, MASAHIRO

ASSIGNEE-INFORMATION:

NAME COUNTRY

FUJITSU LTD

APPL-NO: JP58102265 APPL-DATE: June 8, 1983

US-CL-CURRENT: 714/2

INT-CL (IPC): G11C 29/00; G06F 11/00; G06F 13/00; G11C 9/06

ABSTRACT:

PURPOSE: To prevent a fault such as a data transformation, etc. by making a microprogram and an existing TLB circuit work together, even if a trouble is generated in controlling circuit of a TLB purge and an ineffective data omission occurs, and recovering a TLB purge function.

CONSTITUTION: When a trouble is generated in a <u>purge TLB</u> counter 9, and an omission is generated in an ineffective data of a stand-by system, and a data before switching is left to generate malfunction when it becomes an operation system by switching. Therefore, a data check is executed by a microprogram processing device to detect the ineffective data omission of the stand-by system. When the omission is generated, the ineffective operation of the stand-by system is stopped, returned to the initial state, also an <u>interruption</u> is executed to a microprogram to give a CVLD inversion instruction to an FF7, and switch both valid bits 31, 32. An ineffective data "all 0" is written in the stand-by system which comes to the position of the operation system by the error processing routine of the microprogram. Subsequently, the CVLD inversion instruction is given to the FF7 again to switch both valid bits 31, 32. Next, it is returned to the original position of the operation system to retart the execution of a program at the time of an interruption.

COPYRIGHT: (C) 1984, JPO& Japio

BEST AVAILABLE COPY

b

h eb b g ee ef ee e c

(19) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭59—227098

Int. Cl. ³	識別記号	庁内整理番号	❸公開 明	召和59年(1984)12月20日
G 11 C 29/00		7922—5B		
G 06 F 11/00		7368—5B	発明の数	女 1
13/00		7361—5B	審査請求	ド 有
G 11 C 9/06		8219-5B		
₹				(全 4 頁)

愛TLBパージリカバリ方式

川崎市中原区上小田中1015番地 富士通株式会社内

②特 願 昭58-102265

の出 願 人 富士通株式会社

②出 願 昭58(1983)6月8日

川崎市中原区上小田中1015番地

@発 明 者 栗山正裕

侧復代理人 弁理士 田坂善重

明 細 書

1. 発明の名称 TLB パージリカバリ方式 2. 特許請求の範囲・

TLB(トランスレーション・ルツクアサイド・パ **ツフア)のエントリの有効性を示すパリッドビッ** トを動作系と予端系の2系統もち、両系統の相互 の切換えにより予備系となつた系統を無効化して TLBパージを行なりTLB回路において、マイク ロブログラムによつて各TLBエントリの動作系 パリフドピツトを無効化する手段と、マイクロブ ログラムによつて両パリッドピットの系統の切換 えを行なり手段とを設け、TLBパージの制御回路 に誤動作が倹出されたとき、マイクロプログラム への割込みによりパリッドピットの系統を切換え、 全TLBエントリの動作系となつたパリッドピッ トのみを無効化し、その後再びパリッドビットの 系統を切換えて当初のプログラムに復帰するよう に制御することを特徴とするTLBパージリカバ り方式。

3.発明の詳細な説明

(1) 発明の技術分野

本発明はTLB(トランスレーション・ルツクアサイド・パッファ)の動作系と予備系の2系統のパリッドピットを切換えてTLBパージを行なりTLB回路において、TLBパージの制御回路に故障が発生し無効化データ抜けが起つても直ちにTLBパージ機能を回復できるようにしたTLBパージリカパリ方式に関するものである。

(2) 従来技術と問題点

従来、利用者のプログラムを格納する仮想記憶部と、実記憶部との間に、所要のデータにつきアドレス間の変換を行なりTLB(トランスレーション・ルンクアサイド・パンファ)が多用されている。

CのTLBではエントリの有効性を示すパリッド ピットを動作系と予備系の2系統を有し、両系統 の相互の切換えにより何れかの系統を無効化する TLBパージを行なつているものがある。

ナなわち、実施例で詳述するように、TLBパージ

の高速化のため、TLBエントリの内容の有効性を 示すバリッドピットを各エントリに対して2ピットずつもち、常にその内一方だけを動作系として TLB登録,アドレス変換で使用し他方は予備系と しておく。

TLB全パージ指示が出されたとき、それまでの 動作系と予備系との切換えを行ない、1 サイクル で全パージを終了させる。

その後、切換えによって予備系となったバリッド ピットに対しては、ハードウェアのパージTLBカ ウンタ国路により全エントリをサーチして無効化 を行なり。との無効化は、命令の実行、すなわち 動作系を使用してのTLB登録、アドレス変換と或 行して行なわれ、かつ予備系に対してのみ無効デ ータの書込みが行なわれ、動作系には何ら影響を 与えない。

このようなTLBパージを行なりTLB回路において、もし予備系無効化のためのパージTLBカウンタ回路に改障が発生し、予備系の無効化データに抜けができたりした場合、次回のTLB全パー

指示によつて再び動作系と予備系の切換をが行な われると、無効化データ抜けのエントリを参照し たとき、データ(アドレス)化けを生じ供動作を 起すおそれがある。

(3) 発明の目的

本発明の目的はTLBの動作系と予備系の2系統のパリッドピットを切換えて、TLBパージを行なうTLB回路において、TLBパージの制御回路に故障が発生し無効化データ抜けが起つても直ちにTLBパージ機能を回復できるようにしたTLBパージリカバリ方式を提供することである。

(4) 発明の構成

的配目的を選成するため、本発明のTLBパージリカパリ方式はTLB(トランズレーション・ルツクアサイド・パツファ)のエントリの有効性を示すパリッドピットを動作系と予備系の2系統を有し、 両系誌の相互の切換えにより予備系となつた系統を無効化してTLBパージを行なりTLB回路において、マイクロブログラムによつて各TLBエントリの動作系パリッドピットを無効化する手

段と、マイクロプログラムによつて両バリッドビットの系統の切換えを行なり手段を設け、TLBバージの制御回路に関動作が検出されたとき、マイクロプログラムへの割込みによりバリッドビットの系統を切換え、全TLBエントリの動作系となつたバリッドビットのみを無効化し、その後再びバリッドビットの系統を切換えて当初のプログラムに復帰するように制御することを特徴とするものである。

(5) 発明の実施例

本発明の原理は、パージTLBカウンタ回路のエラー検出回路を設け、予備系の派効化中にカウンタ四路でエラーを検出した場合には、一旦予備系統の動作を止め、初期状態に戻し、かつマイクロブログラムに対しずるを行なり。その後、マイクロブログラムによつて、両バリッドに対してイクロブログラムによつて全エントリに解効データを普込む。この無効化のために必要な回路は、TLB登録のための回路が殆どすべてそのま

ま利用でき、パリンドビット書込みデータを反転 させるだけでよい。また、この無効化は、現在動 作系の位置にあるパリッドビットに対してのみ書 込みが行なわれ、予備系の位置に退避されている 動作系パリッドビットに対しては変化を与えない。 上記の方法により、マイクロブログラムによる全 エントリの無効化が終了すれば、再度マイクロブ ログラムにより再パリッドビットの切換えが行な われ、その後後続する命令の実行を再聞する。

Ę

位に対応するデータをRAR6に送り、結局実Tドレスに対応するデータが主メモリ (MS) に伝送される。

この場合、TLBエントリの有効性を示すパリット ピットは、動作系と予備系の2系統。 (Vi) 51 と (Vi) 52 を有し、そのうちの動作系のパリットピット出力をAND 回路 11 i, 11 s と OR 回路 12 を通し てパリッド信号を出力し、この条件下に前記比較 回路 4 の一致信号とともAND 回路 5 を介しTLB ピット信号として外部に出力し使用する。

パリッドビットの2系統(V₁)31,(V₂)32の切換 えは、ページTLB信号による反転信号を、現在の 動作系パリッドビット指示フラグ(CVLD)を表わ すフリップフロップ(FF)7に入力し、その出力 と反転出力をそれぞれAND回路111,112に入力 することにより行なわれる。パリッドビット系統 (V₁)31,(V₂)32をそれぞれアクセスするLAR1 からの論理アドレスを動作系に、パージTLBカウ ンタ(PTLBC)9からのカウントアドレスを予備 系に与えられるように、マルチプレクサ(MPX)101, 10. を前記 CVLD 用 FF7 の出力で切換える。 すなわち、 CVLD 用 FF7 の出力の "1", "0" KC 応じてMPX10., 10. の両アドレス入力①か②を選択させる。 このよう K 両パリッドビットの系統が何れ K 切換つても動作系 K LAR1 の論理アドレスがアクセス されるよう K ナる。 そして、 (Vi) 31, (V2) 32K 対し、 TLB 登録データをそれぞれ CVLD 用 FF7 の出力, 反 伝出力ととも K AND 回路 81, 82 を介して入力させ、 動作系 K 対しては登録データを、予備系 K 对しては 常に "0" すなわち 無効 化 データを でする ひっさら K 助作系の内谷から前述のバリッド信号を読出するのである。

以上は従来のパリッドビットの動作系と予備系をパージTLB信号により切替えてパリッド信号を出力するものであるが、本発明ではこの構成にかいて、パージTLBカウンタ (PTLBC)9の故障により予備系に無効データ抜けが発生した場合には、該PTLBC9の代りにマイクロブログラムを用い、第2図の回路を用いて切換えが行なわれる。この

場合には、前述のパージTXLB信号の代りにマイクロプログラムによるCVLD反転命令をCVLD用 FP-7 に与えて動作系と予備系の切換え反転を行なりものである。

以下第3図により本発明の方式の手順を遅れ図により説明する。

前述のようにパージTLBカウンタ (PTLBC)9が 故障を起し、予備系の無効化データに抜けを生じ、 切換前のデータが残つていると次に切換えて動作 系となつた場合に関動作が発生する。

これをマイクロプログラム処理装置によりデータテエックを行ない予慮系の無効化データ抜けを検出する。そして抜けが発生した場合には、予慮系の無効化動作を停止し初期状態に戻し、かつマイクロプログラムに対し割込みを行なつた後、前述のCVLD反転命令をFF7 に与え第2 図の回路により両パリッドピット (Vi) 31 (Va) 32 を切換える。動作系の位置にきた予慮系に対しマイクロプログラムのエラー処理ルーテンにより無効化データ。オール0°を書込む。

次にまたCVLD反転命令をFF7 に与え両パリッドビット(V₁) 3₁, (V₂) 3₂を切換える。 そして動作系の元の位置にリターンして割込時のプログラムの実行を再開する。

以上の方法により、故障したパージTLBカウンタタを使用することなく、マイクロブログラムの協力を得て正しいパージTLB動作を行なりことができる。


(6) 発明の効果


以上説明したように、本発明によれば、TLBの動作系と予備系の2系統のパリッドピットを切換えてTLBパージを行なうTLB回路において、TLBパージの創御回路に故障が発生し無効化データ抜けが起つても、マイクロブログラムと既存のTLB回路との協力によりTLBが一ジ 最能を回復してデータ化け等の障害を未然に防止することができるものである。かつ、割込まれた動作系のパリッドピットには何ら変化を生じさせないので、リカバリ後も動作系のTLBの内容は有効であり、TLB性能の低下をまれくことはない。

4.図面の面単な説明

第1 図は本発明の実施例の構成説明図、第2 図は要部の辞細説明図、第3 図は本発明の動作を示す流れ図であり、図中1 は論理アドレスレジスタ(LAR)、2 は T L B 、 31, 32 は パリッドビット、4 は比較器、5.81,82,111,112は AND 回路、6 は実アドレスレジスタ(BAR)、7 は C V L D 用 F F 、9 はパージ T L B カウンタ(PT L B C)、101,102 はマルチブレクサ(MPX)を示す。

等許出願人 富士 通 株 式 会 社 復代退人 弁過士 田 坂 善 重





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
☐ FADED TEXT OR DRAWING				
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES:				
COLOR OR BLACK AND WHITE PHOTOGRAPHS				
GRAY SCALE DOCUMENTS				
☐ LINES OR MARKS ON ORIGINAL DOCUMENT				
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				
Потигр.				

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.